中國粉體網(wǎng)訊  在后摩爾時代，半導(dǎo)體工藝正逐步逼近物理極限，芯片性能提升遭遇前所未有的嚴峻挑戰(zhàn)。在此背景下，2.5D/3D封裝技術(shù)憑借對芯片集成效率的顯著提升，成為延續(xù)摩爾定律的核心關(guān)鍵路徑。而中介層作為連接不同芯片、實現(xiàn)數(shù)據(jù)高效傳輸?shù)暮诵摹皹蛄骸�，其性能表現(xiàn)與成本控制，直接決定了先進封裝技術(shù)的產(chǎn)業(yè)化推進速度與應(yīng)用規(guī)模。​

當前傳統(tǒng)中介層方案存在明顯短板，難以兼顧性能與成本的平衡。其中，硅基中介層雖在電氣性能、互連密度上表現(xiàn)優(yōu)異，但其制造成本居高不下，占封裝總成本比例超30%，且復(fù)雜的制造工藝進一步限制了其大規(guī)模應(yīng)用。另一主流方案有機中介層雖成本優(yōu)勢顯著，但存在高頻信號損耗大、熱膨脹系數(shù)與芯片不匹配、易發(fā)生翹曲變形等問題，無法滿足高密度互連場景下的性能需求。​

在傳統(tǒng)中介層方案難以突破瓶頸的背景下，基于TGV（玻璃通孔）技術(shù)的玻璃基中介層憑借多維度優(yōu)勢脫穎而出。它不僅具備極低的高頻信號損耗、與芯片接近的熱膨脹系數(shù)和優(yōu)異的機械強度，還在成本控制上展現(xiàn)出顯著競爭力，完美解決了傳統(tǒng)方案“性能與成本不可兼得”的痛點，成為支撐下一代先進封裝技術(shù)發(fā)展的核心材料。

近期，芯德半導(dǎo)體與東南大學(xué)史泰龍團隊聯(lián)合研發(fā)的晶圓級Glass Interposer 2.5D扇出型封裝技術(shù)取得突破性進展，相關(guān)技術(shù)指標精準達成封裝設(shè)計需求。

產(chǎn)品封裝設(shè)計結(jié)構(gòu)圖  來源：芯德半導(dǎo)體

本次流片的首顆樣品是面向AI加速芯片的2.5D集成模塊，該模塊架構(gòu)強大，包含1顆采用7nm工藝的國產(chǎn)GPU核心、4顆單顆帶寬超460GB/s的HBM2E存儲芯片，以及厚度為400μm的Glass Interposer互連層，為高性能AI計算提供了堅實的硬件支撐。​

產(chǎn)品實物外觀圖 來源：芯德半導(dǎo)體

從仿真數(shù)據(jù)來看，該技術(shù)優(yōu)勢顯著，在相同頻率下，TGV互連結(jié)構(gòu)的插入損耗均小于傳統(tǒng)TSV（硅通孔），即便比特率增加導(dǎo)致眼圖指標大部分惡化，TGV的指標仍優(yōu)于TSV。

TGV樣片SEM特征圖  來源:芯德半導(dǎo)體

具體而言，這項技術(shù)在四大關(guān)鍵領(lǐng)域?qū)崿F(xiàn)突破：其一，高精度TGV工藝，成功實現(xiàn)直徑62.5μm的微孔加工，深寬比達7:1，互連密度較傳統(tǒng)方案提升3倍；其二，超細線路RDL（再布線層），線寬/線距≤2μm，支持10⁴I/O/mm²的高密度互連，完美滿足HBM（高帶寬存儲器）集成需求；其三，低翹曲晶圓級封裝，通過材料優(yōu)化與低溫鍵合技術(shù)，將300mm晶圓翹曲控制在<50μm，良率突破97%，大幅提升生產(chǎn)穩(wěn)定性與經(jīng)濟性；其四，射頻性能優(yōu)化，玻璃介電損耗（Df）可低至0.004@10GHz，除了適用于AI、HPC 領(lǐng)域，還能滿足5G毫米波、光通信等高頻應(yīng)用場景需求。​

作為這項突破性技術(shù)的主導(dǎo)者之一，芯德半導(dǎo)體實力雄厚。公司自2020年9月成立以來，專注于中高端封裝測試領(lǐng)域。目前，可為客戶提供豐富的封裝產(chǎn)品設(shè)計和服務(wù)，涵蓋Bumping、WLCSP、Flip Chip PKG、QFN、BGA、SIP、SIP-LGA、2.5D等多種封裝類型。​

此次TGV技術(shù)的突破性進展，進一步彰顯了芯德半導(dǎo)體在先進封裝領(lǐng)域的技術(shù)實力與創(chuàng)新能力，有望推動國內(nèi)高端封裝產(chǎn)業(yè)加速發(fā)展，助力我國在全球半導(dǎo)體競爭中占據(jù)更有利地位。​

參考來源:

芯德半導(dǎo)體官網(wǎng)

(中國粉體網(wǎng)編輯整理/月明)

注:圖片非商業(yè)用途，存在侵權(quán)告知刪除!